A. TUJUAN
[KEMBALI]
Pembagi Tegangan di Rangkaian Elektronika adalah untuk membagi Tegangan Input menjadi satu atau beberapa Tegangan Output yang diperlukan oleh Komponen lainnya didalam Rangkaian.
B. KOMPONEN
[KEMBALI]
1. Resistor
Resistor atau hambatan adalah salah satu komponen elektronika yang memiliki nilai hambatan tertentu, dimana hambatan ini akan menghambat arus listrik yang mengalir melaluinya.
Mencari Nilai
Resistor dengan Kode Warna
1.
Resistor
Dengan 4 Cincin Kode Warna
Maka cincin ke 1 dan ke 2 merupakan digit angka, dan
cincin kode warna ke 3 merupakan faktor pengali kemudian cincin kode warnake 4
menunjukan nilai toleransi resistor.
2.
Resistor
Dengan 5 Cincin Kode Warna
Maka cincin ke 1, ke 2 dan ke 3 merupakan digit angka,
dan cincin kode warna ke 4 merupakan faktor pengali kemudian cincin kode warna
ke 5 menunjukan nilai toleransi resistor.
3.
Resistor
Dengan 6 Cincin Warna
Resistor dengan 6 cicin warna pada prinsipnya sama
dengan resistor dengan 5 cincin warna dalam menentukan nilai resistansinya.
Cincin ke 6 menentukan coefisien temperatur yaitu temperatur maksimum yang
diijinkan untuk resistor tersebut.
2. Capasitor
Adalah komponen elektronika yang mempunyai kemampuan menyimpan
elektron-elektron selama waktu yang tertentu atau komponen elektronika
yang digunakan untuk menyimpan muatan listrik.3. Transistor
Transistor adalah alat
semikonduktor yang dipakai sebagai penguat, sebagai sirkuit pemutus dan
penyambung arus (switching), stabilisasi tegangan, dan modulasi sinyal.4. Ground
Ground adalah titik yang dianggap sebagai titik kembali nya arus
listrik arus searah atau titik kembali nya sinyal bolak balik atau titik
patokan (referensi) dari berbagai titik tegangan dan sinyal listrik di
dalam rangkaian elektronika. C. BIASING VOLTAGE-DIVIDER
Pengaturan bias pembagi tegangan yang diterapkan pada
amplifier transistor BJT juga diterapkan pada amplifier FET seperti yang
ditunjukkan oleh Gambar. 6.20
Konstruksi dasarnya persis sama, tetapi analisis dc masing-masing sangat berbeda. IG =0 A untuk amplifier FET, tetapi besarnya IB untuk amplifier BJT common-emitor dapat mempengaruhi level arus dan tegangan dc di sirkuit input dan output. IB menyediakan hubungan antara sirkuit input dan output untuk konfigurasi pembagi tegangan BJT sementara VGS akan melakukan hal yang sama untuk konfigurasi FET
Jaringan Gambar 6.20 digambar ulang seperti yang ditunjukkan pada Gambar. 6.21
untuk analisis dc
Semua kapasitor, termasuk kapasitor pintas CS, telah diganti dengan yang setara "sirkuit terbuka".
Hukum Kirchhoff saat ini mengharuskan iR1 =IR2 dan
setara rangkaian seri muncul ke kiri dari angka dapat digunakan untuk menemukan
tingkat VG.Tegangan VG,sama
dengan tegangan R2,dapat ditemukan dengan menggunakan aturan voltagedivider
sebagai berikut :
Menerapkan hukum tegangan Kirchhoff ke arah jarum jam untuk loop
ditunjukkan pada Gambar 6.21 akan menghasilkan :
Jika kita memilih ID sebagai
0 mA, pada dasarnya kita menyatakan bahwa kita berada di suatu tempat pada
sumbu horizontal. Lokasi yang tepat dapat ditentukan hanya dengan mengganti ID _ 0
mA ke Persamaan. (6.16) dan menemukan nilai yang dihasilkan dari VGS sebagai
berikut:
Hasilnya menentukan bahwa setiap kali kita plot Persamaan. (6.16),
jika kita memilih sayaD _ 0 mA, nilai VGS untuk
plot akan VG volt. Titik yang baru saja ditentukan muncul pada Gambar
6.22.
Untuk titik lain,gunakan fakta bahwa pada
titik mana pun pada sumbu vertikal VGS =0 V dan
selesaikan untuk nilai yang dihasilkan dari ID:
menghasilkan nilai diam yang lebih rendah dari ID dan lebih banyak nilai negatif dari VGS.
Setelah nilai-nilai diam IDQ dan VGSQ ditentukan, analisis jaringan yang tersisa dapat dilakukan dengan cara biasa. Yaitu,
D. PRINSIP KERJA
[KEMBALI]
Setiap beban yang kita pasang pada setiap terminal output suatu rangkaian akan membuat tegangan output tersebut turun akibat hubungan parallel antara tahanan pada terminal output dengan tahanan beban. Setiap resistansi atau tahanan yang terhubung parallel akan membuat tahanan totalnya lebih kecil dari kedua tahanan yang terhubung parallel tersebut, akibatnya dengan turunya tahanan pada terminal tersebut maka pada pembagian tegangan dengan rangkaian seri yang lain terminal tadi akan memperoleh tegangan yang lebih kecil.
E. GAMBAR RANGKAIAN
[KEMBALI]
(gambar 1)
(gambar 2)
F. VIDEO TUTORIAL
[KEMBALI]
lihat di sini ( video gambar 1)
(gambar 2)
G. CONTOH SOAL
[KEMBALI]
1.Tentukan berikut ini untuk jaringan Gambar. 6.24. (a) IDQ dan VGSQ, .(b) VD., (c) VS, (d) VDS, dan (e) VDG
Persamaan jaringan
ditentukan oleh Garis bias yang dihasilkan muncul pada Gambar 6.25 dengan nilai
diam
(e) Meskipun jarang diminta, tegangan VDG dapat dengan mudah ditentukan dengan menggunakan
2. Tentukan berikut ini untuk jaringan Gambar 6.26. (a) IDQ dan VGSQ.(b) VDS.(c) VD. dan (d) VS
[KEMBALI]
Setiap beban yang kita pasang pada setiap terminal output suatu rangkaian akan membuat tegangan output tersebut turun akibat hubungan parallel antara tahanan pada terminal output dengan tahanan beban. Setiap resistansi atau tahanan yang terhubung parallel akan membuat tahanan totalnya lebih kecil dari kedua tahanan yang terhubung parallel tersebut, akibatnya dengan turunya tahanan pada terminal tersebut maka pada pembagian tegangan dengan rangkaian seri yang lain terminal tadi akan memperoleh tegangan yang lebih kecil.
E. GAMBAR RANGKAIAN
[KEMBALI]
(gambar 1)
(gambar 2) F. VIDEO TUTORIAL
[KEMBALI]
lihat di sini ( video gambar 1)
(gambar 2)
G. CONTOH SOAL
[KEMBALI]
1.Tentukan berikut ini untuk jaringan Gambar. 6.24. (a) IDQ dan VGSQ, .(b) VD., (c) VS, (d) VDS, dan (e) VDG
Solusi
(a)
Untuk karakteristik transfer, jika ID=IDSS/ 4 =
8 mA / 4 _ = 2 mA, maka VGS=VP/ 2 = 4 V / 2 = 2 V. The kurva yang dihasilkan
yang mewakili persamaan Shockley muncul pada Gambar 6.25.
(e) Meskipun jarang diminta, tegangan VDG dapat dengan mudah ditentukan dengan menggunakan
Solution
(a) persamaan untuk VGS dalam hal ID diperoleh dengan menerapkan hukum tegangan Kirchhoff ke bagian input dari jaringan sebagai digambar ulang pada Gambar. 6.27.
Hasilnya adalah persamaan yang dapat ditumpangkan pada karakteristik transfer
menggunakan prosedur yaitu
Poin plot yang dihasilkan diidentifikasi pada Gambar 6.28.
Karakteristik transfer digambarkan menggunakan titik plot yang dibuat oleh VGS=VP/ 2 = -3 V / 2 = -1,5 V dan ID= IDSS/ 4 = 9 mA / 4 = 2,25 mA, seperti juga muncul pada Gambar 6.28. Titik operasi yang dihasilkan menetapkan level diam berikut ini:
(b) Menerapkan hukum tegangan Kirchhoff ke sisi output pada Gambar 6.26 akan menghasilkan Pengganti IS= ID dan
penataan ulang memberikan yang untuk contoh ini menghasilkan
1. Materi klik di sini
2. Gambar rangkaianklik di sini
3. Video tutorial
a. gambar 1 klik di sini
b. gambar 2 klik di sini
4. Simulasi rangkaian proteus
a. rangkaian 1 klik di sini
b. rangkaian 2 klik di sini
5. Datasheet klik di sini
Tidak ada komentar:
Posting Komentar